IBM riferisce di un importante passo avanti nella tecnologia per la produzione dei chip annunciando di aver prodotto i primi chip con processo produttivo a 2 nanometri, riuscendo a integrare 50 miliardi di transistor in un chip più piccolo di un’unghia.
L’architettura in questione promette di ottenere migliorie in termini di performance del 45%, con consumi analoghi a quelli dei chip a 7nm, oppure lo stesso livello di performance di questi ultimi consumando il 75% di energia in meno. L’innovazione, definita “dirompente” dall’azienda, è il frutto di anni di ricerca e arriva a quattro anni di distanza dai 5 nm.
Nel 2014 IBM ha investito 3 miliardi di dollari per tecnologie destinate a futuri chip, affrontando i problemi dei materiali che limitano le tecniche utilizzate per ridurre le dimensioni fisiche dei semiconduttori e ostacolano la possibilità di realizzare chip sempre più piccoli e meno avidi di consumi, investimenti che hanno richiesto l’invenzione di nuovi strumenti e tecniche per la produzione.
I transistor in silicio, minuscoli switch che trasportano le informazioni su un chip, sono stati rimpiccioliti anno dopo anno, ma si stanno avvicinando al limite fisico. Le dimensioni sempre più piccole, che ora raggiungono la nanoscala, impediranno l’aumento delle prestazioni, data la natura del silicio e le leggi della fisica. Entro qualche altra generazione, le classiche riduzioni dimensionali non produrranno più i sostanziali vantaggi in termini di minore consumo, minore costo e processori a più elevata velocità a cui il settore è ormai abituato.
Poiché oggi praticamente tutte le apparecchiature elettroniche sono costruite sulla tecnologia CMOS (metallo-ossido semiconduttore complementare), esiste un urgente bisogno di nuovi materiali e configurazioni di architettura dei circuiti compatibili con questi nuovi processi, nel momento la tecnologia attuale si avvicina ai limiti fisici di scalabilità del transistor al silicio.
Dai 7 nanometri a scendere, le sfide sono aumentate notevolmente, richiedendo l’uso di nuovi materiali e nuove piattaforme di calcolo per risolvere problemi oggi di difficile o impossibile soluzione. Le potenziali alternative comprendono nuovi materiali, quali nanotubi di carbonio, e approcci computazionali quali neuromorphic computing e quantum computing.
La tecnica usata da IBM è detta “a nanofogli di silicio” (silicon nanosheet technology) portandola al traguardo dei 2 nanometri. Di fatto è la prima azienda del settore a raggiungere questo traguardo, frutto di ricerche nei laboratori Nanotech Complex di Albany, nello stato di New York, dove IBM fa ricerca in collaborazione con realtà sia pubbliche sia private.
IBM sfrutta fogli di silicio con uno spessore di due nanometri, una soluzione che permette di creare la struttura dei transistor con una tecnica diversa dal tradizionale impiego FinFET. IBM riferisce che è stato possibile superare le limitazioni di quest’ultima tecnologia, affinando una tecnica già usata nel processo a 5nm. Interessante l’uso del processo litografico o EUV (extreme ultraviolet) già usato anche nel processo produttivo a 7 nm e che non richiede, dunque, ulteriori modifiche (modifiche nei processi litografici sono una delle difficoltà nella produzione di semiconduttori sempre più piccoli).
IBM sembra essere arrivata prima dei competitor al traguardo. Gli M1 e gli A14 di Apple, così come il Kirin 9000 di Huawei sfruttano il nodo a 5nm di TSMC; altri produttori quali AMD e Qualcomm usano il nodo a 7nm di TSMC, anche lo Snapdragon 888 di Qualcomm è anch’esso realizzato con i 5nm. Intel non è ancora riuscita a creare processori a 7nm e sembra che non si vedranno prima del 2023 con “Meteor Lake”, nome in codice ufficiale per la famiglia di processori di nuova generazione. Gli attuali chip di Intel sfruttano tecnologie a 7nm e 14nm, anche se in realtà il processo a 7nm di Intel offre una densità di transistor maggiore rispetto ai 5nm di TSMC ed è dunque difficile confrontare le tecnologie di aziende diverse.
