Intel, insieme con Alibaba, Cisco, Dell EMC, Facebook, Google, Hewlett Packard Enterprise, Huawei e Microsoft, ha annunciato la fondazione di un consorzio per sviluppare Compute Express Link (CXL), una tecnologia di interconnessione aperta che promette d migliorare le performance e rimuovere i limiti prestazionali nelle operazioni che richiedono un uso intensivo di potenza di elaborazione di CPU e appositi acceleratori.
La tecnologia in questione è costruita partendo dai protocolli PCIe di quinta generazione e promette velocità che consentiranno di trasferire dati fino a 128GB/s usando corsie x16.
Dettagli specifici saranno pubblicati sul sito computeexpresslink.org. Il supporto per l’interfaccia ad alta velocità dovrebbe essere integrato nei chipset dal 2020 e in prodotti specifici dal 2021.
La tecnologia in questione, spiega TheRegister, non è pensata per sostituire connessioni DDR RAM ma è utilizzabile per creare livelli di memoria con storage non volatile da agganciare ai core delle CPU. Al momento è pensata per acceleratori, chip grafici FPGA e ASIC e l’obiettivo è che possa diventare il futuro standard di riferimento per la gestione ad alta velocità di elementi legati a intelligenza artificiale, pacchetti di rete, sicurezza.
I produttori noti che hanno aderito allo sviluppo della tecnologia dietro CXL e l’hanno donata al consorzio per avviare il rilascio iniziale della nuova specifica, sono quelli prima citati. Non sono indicati i nomi AMD, Nvidia, Xilinx, IBM, e neanche Arm che da tempo è piuttosto agguerrita nel settore server. Jim Pappas, direttore di Intel responsabile iniziative tecnologiche, ha spiegato che le specifiche sono le più aperte di sempre e che si sta già lavorando alla versione 2.0 (che sarà retro-compatibile con le specifiche 1.0).
Esistono già specifiche di interconnessione ad alta velocità alternative supportate da AMD, Arm, Mellanox, Qualcomm, Xilinx e Huawei. Quest’ultima l’unica del gruppo in questione che fa già parte del consorzio che si occupa dello sviluppo di Compute Express Link (CXL).
